01
Conception et vérification RTL
RTL
De la spécification à la conception RTL, la simulation et la vérification sur carte.
CHOISIR LA LANGUE — 16 LANGUES
La conception FPGA chez Positive ONE couvre la spécification, la conception RTL, la simulation et la vérification sur matériel, l’intégration de cœurs IP image et communication, ainsi que le firmware et les pilotes autour du FPGA — y compris l’Ethernet industriel (HSR/PRP, TSN).
SCOPE
RTL → IP → BOARD
01
RTL
De la spécification à la conception RTL, la simulation et la vérification sur carte.
02
IP CORES
Cœurs IP image et réseau, dont l’IP Ethernet industriel HSR/PRP, TSN et synchronisation PTP.
03
MODULES
Développement raccourci avec des modules FPGA et cartes FMC AMD (Xilinx) Zynq, Artix, etc.
04
FIRMWARE
Firmware, BSP et pilotes fonctionnant avec le FPGA.
PROCESS
STEP 1
Consult & scope
Écoute des objectifs et contraintes
STEP 2
Spec & quote
Politique et périmètre de design fixés
STEP 3
Design & build
Réalisation HW / SW / FPGA
STEP 4
Verify & certify
Validation et accompagnement conformité
STEP 5
Produce & support
Série et support continu
WHY POSITIVE ONE
W1
SINCE 2004
Siège à Shibuya et bureau à Tama (Tokyo), centre R&D à Hô Chi Minh-Ville — plus de 20 ans de développement embarqué.
W2
TRACK RECORD
Plus de 62 clients et institutions de référence dans l’automobile, les semi-conducteurs et l’électronique, les télécoms et la recherche publique.
W3
ENGINEERING × TRADING
Approvisionnement à long terme et support technique pour des produits de fournisseurs mondiaux, aussi via 11 grands distributeurs japonais.
FAQ
Spécification, conception RTL, simulation, vérification sur matériel, intégration de cœurs IP, ainsi que firmware, BSP et pilotes qui fonctionnent avec le FPGA.
Oui. Nous traitons des cœurs IP image et réseau, dont des IP Ethernet industriel pour HSR/PRP, TSN et la synchronisation temporelle PTP.
Nous utilisons des modules FPGA et des cartes FMC équipés d’AMD (Xilinx) Zynq, Artix, etc. pour raccourcir le développement ; vous pouvez nous consulter dès le choix du FPGA.