概 要
このソリューションには、ホストソフトウェアライブラリ（DLL / SO）、PCI Expressドライバ、およびFPGA用の適切なIPコアが含まれています。ユーザーホストアプリケーションは、基本的なプロトコルの複雑さを隠す単純な読み取り/書き込みデータコマンドで構成される単純なAPIを介してFPGAと通信できます。ストリーミングとメモリマップされたアクセスがサポートされています。
ハイライト
・ 1方向あたり1500 MBytes / secを超えるデータ転送速度
・ 低レイテンシ
・ WindowsおよびLinuxでの実行
・ C、C ++、C＃/ .NETおよびMATLAB®ユーザアプリケーションをサポート
・ 1回のDMA転送で最大4 GBのデータ転送
・ 無制限ストリーミング転送
・ 最大128KのDMAディスクリプタのプリフェッチ
・ パケットベースまたはストリームベースのデータ転送をサポート
・ 設定可能なユーザーデータパスの幅（64ビット/ 128ビット/ 256ビット）
・ TLP補完の並べ替えをサポート
利 点
・ FPGAとホスト間の通信に完全で使いやすいソリューション
・ 基盤となるプロトコルの複雑さに対処する不必要
・ WindowsとLinuxで簡単に実行加納
・ WindowsおよびLinux上のユニバーサルで使いやすいユーザー空間API
・ 評価キットおよびリファレンスデザインが利用可能
特 徴
・ FPGAとホスト間のストリーミングデータ転送
・ FPGA AXIバスへのメモリマップアクセス
・ 最大32の独立したDMAチャンネル（各方向に最大16）
・ ユーザー統合のための標準AXIストリームインターフェイス
・ 柔軟で設定可能
・ PCIe Gen 1およびGen 2
・ ×1、×2、×4、×8レーン
ご提供
・ FPGAマネージャPCIe IPコア
- VHDLソースファイル（製品オプションに応じてプレーンまたは暗号化）
- リファレンスデザイン
- ユーザーマニュアル
・ FPGAマネージャPCIe DLL / SO
- バイナリDLL / SO
- APIヘッダーファイル
- APIユーザーマニュアル
・ FPGAマネージャPCIeドライバ
- バイナリーファイル
・ FPGAマネージャPCIeリファレンス・デザイン
- リファレンスデザインのトップレベルVHDLファイル（プレーンVHDL）
- UCF / XDC / SDC制約ファイル（製品オプションによる）
- ザイリンクスISE /ザイリンクスVivado™/インテル®Quartus®プロジェクトファイル（製品オプションに依存）
- トップレベルのシミュレーションテストベンチファイル（プレーンVHDL）
- トップレベルシミュレーションModelSimプロジェクトファイル
- ドキュメンテーション
